電子ブロック工房IC・トランジスタで出来たコンピューターを設計・製作するためのブログ

TK-80のエミュレーターをHTML5で作成したことは、思わぬ副産物をもたらした。

<4 bit CPU 設計 のつづき>

今の時代、デジタル回路を考える際、HDL (Hardware Description Language)を会得するのは必須のようらしい。FGPAなどの応用範囲もある。覚えておいて損はない、言語だろう。

VHDLとVerilogの両方を試してみたが、Verilogの方が自分には合っているようだ。

<Verilogを使ってみた のつづき>

現在の回路は源内ＣＡＤで書かれており、次のとおり。

（<%media(20090919-main_0063_06.zip|ここからダウンロード)%>）

シミュレーションの結果は、次のとおり。

<回路進捗 のつづき>

Dタイプ・フリップフロップの場合は、次のとおり。

これもWikipediaからだが、NANDゲートだけで組んだこの回路は、源内CADでちゃんとシミュレートできる。

<D-FF のつづき>

JKタイプのフリップフロップの勉強。これを今まであまりよく理解していなかった。もしかしたら便利な場面が出てくるかもしれないので…。

まず、Wikipediaに載っている最も簡単な回路を再現してみた。

回路図中でNANDゲートにHやLが有るのは、シミュレーション開始時にデフォルトでHやLを出力するように改変した特殊なもの。これを入れることで、無事にシミュレーションが開始する。

ところが、どうもうまくいかない。j=Hのときにクロックを与えると（この回路では、短い幅のクロックを与えないといけないらしい）ちゃんと設定される。しかし、k=Hのときだと、どんな形のクロックを与えても、必ず発振してしまう。

<JK-FF のつづき>

C++で次のように書ける、ロジック回路のシミュレータを作ってみた。

bool input1,input2;
logic* na1=nandGate();
logic* na2=nandGate();
na1->connect(&input1,&na2->output);
na2->connect(&na1->output,&input2);

これは、NANDを二つつなげただけの、もっともシンプルなフリップフロップ。前にPHPで書いたものと違って、今回のは回路の内の遅延などもシミュレーションできるようにしてある。なので、ラッチやフリップフロップを組み合わせた複雑な回路のシミュレーションにも使えるはず。

使ったことないし良く分からないが、Verilogというものに構文が良く似ているようだ。既存のソフトの使い方を覚えるより、使いにくくても自作して細かな調整を自身で行うほうが、私には向いている。今回のシミュレータは、遅延時間を素子ごとにランダムに設定することもできるので、多分、回路を設計するさいの動作確認にも使える。

<Verilogライクなシミュレータ のつづき>

シミュレータが、（おそらく）完成した。最後に残っていた、複合命令まわりのコードを仕上げた。いくつかの複合命令を実行してみたが、うまく動いている様子。

<シミュレータが完成 のつづき>

新しいニーモニック表を用いたマシン語で、８ビットどうしの掛け算を行なった。このルーチンを汎用サブルーチンとしてメモリに確保しておき、これを利用する形で１６ビットどうしの掛け算を行わせる予定。

<８ビットどうしの掛け算 のつづき>

先日シミュレータの記事を書いた段階ではまだテストランもほとんど行っていなかったため、当然ながらバグだらけのコードであった。デバッグを行い、簡単なマシン語を実行してみた。

<シミュレータのデバッグと起動 のつづき>

新しいニーモニック表にしたがって作成した、シミュレータ。正確には、このシミュレータを書いていく上で、新しいニーモニック表が出来上がったのだけれど。

<シミュレータ のつづき>